Unisantis Electronics Japan Limited
English 日本語
photo
会社概要
テクノロジー
関連会社
採用情報
ニュース&イベント
サイトマップ
問い合わせ
  三次元構造の次世代半導体
  <SGT>開発に取り組む

  日本ユニサンティス
  エレクトロニクス株式会社
Home


テクノロジー
 

 
次世代半導体「SGT」

SGT(=Surrounding Gate Transistor)は、ソース,ゲート,ドレイン電極が垂直に配置され,ゲート電極がシリコン柱を取り囲む構造をしたトランジスタである。現在、広く用いられているプレナー型MOSトランジスタは、ソース、ゲート、ドレインが平面に位置しているために、大きな占有面積を必要とするのに対して、SGTはシリコン柱の周囲を囲むゲートと、シリコン柱の上下のソースとドレインで構成される。立体型にすることにより、シリコン表面に専有する面積を画期的に極小化できる。

これまでプレナー型MOSトランジスタは微細化により機能の向上と低コストを実現してきたが、三次元構造のSGTにすることによりさらにチップサイズを小さくするだけでなく、低消費電力、高速、低コスト、何より10倍以上の高速・高集積化が可能となる。その性能をプレナー型MOSトランジスタと比較した場合、プレナー型ではマイクロプロセッサの動作速度である最速のクロック周波数が2GHz程度だが、SGTではこれが1桁上がり20GHzにすることにができるのでパフォーマンスを向上させることができる。目標値は50GHzのクロック周波数である。

日本ユニサンティスエレクトロニクス社ではこれらを実現するために、半導体デバイスの計算機シミュレーションでSGTの高速・高集積化が可能となる基本構造を決定し、その基本構造を元に、SGT単体から集積回路までの製造試作、評価を行い、有力特許を獲得する。

MOSトランジスタとSGTとの比較


図1

        図1 Click to view.

プレナー型MOSトランジスタは、金属のゲート(電導体)、酸化膜(絶縁体)、シリコン(半導体)で構成され、ゲート電極に電圧を加えて、絶縁膜下のドレイン・ソース間に流れる電流を制御する。ただし、平面的な形状なため、同一サイズで集積化を進めるには微細加工が必須となる。
(図1)

図2

        図2 Click to view.

それに対してSGTはソース、ゲート、ドレインの電極が垂直に配置されることが特徴である。シリコン柱にN型拡散層、酸化膜、金属を順に巻いていく円柱形の構造となっている。従来のプレナー型と比較した場合、占有面積は数分の1になり、プレナー型と同じ面積での集積度は数倍になる。(図2)

回路面積の縮小効果

図3

        図3 Click to view.

SGTによる回路面積の縮小効果をインバーター回路を用いて示す。SGT、プレナー型MOSトランジスタ共に、同一のデザインルール、同一のチャネル長、チャネル幅を用いた場合、従来のプレナー型MOSトランジスタを用いたインバーター回路の占有面積と比較して、SGTのインバータ回路の占有面積は約1/8に、つまり12.5%にまで縮小される。
(a)インバーターの等価回路
(b)SGTを用いたインバーター回路のレイアウト図
(c)従来のプレナー型MOSトランジスタを用いたインバーター回路のレイアウト図

(図3)

   
   
 
Top
 
  Terms of Use I Privacy Policy
  © 2005 Unisantis Electronics (Japan) Ltd. All Rights Reserved.